2017年电子科技大学抗干扰数电考研复试真题

【新祥旭考研私塾】 / 2017-06-21

2017年电子科技大学抗干扰数电考研复试真题回忆版

学弟学妹好，我是17年报考抗干扰的同学。我考研以来从新祥旭考研中中获取了很多宝贵信息，非常感谢。想要接力那些好心学长学姐。现将抗干扰复试笔试的一些情况与大家分享。

抗干扰数电与通信学院数电两者考察重点不一样，比如通信学院数电近几年经常考序列发生器，序列检测器，堆栈，而抗干扰好像重点不在于此，在于CMOS门电路，组合分析设计同步时序分析设计异步时序分析 555.可今年抗干扰也考了ROM，不过也不难。从前几年抗干扰学长的笔试回忆版推断出，好像题型，方法跟阎石老师那本课后题类似。待会上传几年的回忆版，大家也能看出。

新祥旭考研的资料好像跟通院的题型比较相像。我看了感觉和抗干扰回忆版差别很大。如果大家时间充足都可以看看，其实我把新祥旭资料各个题型也都看了。序列检测序列发生的几种方法堆栈不过今年考试也没考。倒是还是觉得复试数电题和阎石老师那本课后题比较像。我是仔细看了阎石老师课本并仔细做了课后题。
不说了我还是尽量回忆吧。

一填空题

1转换为和之积积之和表达式
2半导体存储器由哪三部分构成。
3化成最简与或
4门电路画在旁边，给你输入，输出写0还是1
其他的不太记得了。很抱歉，只是觉得填空还是比较基础，把大纲规定的知识点都过一遍，多做一些对应的题，应该填空可以少扣分或不扣分。

二画图题

1某表达式化成最简与非式并用oc门画电路。
2给你两个电路图。上面一个是包含三态门下面一个是包含传输门这两个题都给你两个输入端A B的时序图，让你画输出的时序图。

三大题

1设计一个四舍五入电路，利用基本门电路。四输入端构成BCD码。
2画图异步时序电路，电路图具有异步清零端题中是两个异步的D触发器构成异步时序电路。题中给出了两个异步时钟信号。让我们画输出端的时序图。
3 利用161计数器让我们实现规定的进制计数，不知是7进制还是几进制。我利用了异步置数法。
4一个161计数器好像和一个4输入和4输出的ROM相连。计数器的输出端接到ROM的输入端。我们根据ROM的地址和数据的对应表，根据这个表由不断加一的地址端我们画出四个数据输出端的时序图。结果这四个输出端的波形类似于不同的分频信号。题目问这几个输出端分别是几分频。
5还有一道大题我不会做类似于利用已有芯片产生二分频信号。抱歉。